

SOLID-STATE IMAGE PICKUP DEVICE


Patent number: JP2001054020
Publication date: 2001-02-23
Inventor: TAKADA KENJI; ISHIKAWA TAKATOSHI
Applicant: MINOLTA CO LTD
Classification:
- international: H04N5/335; H01L27/146
- european:
Application number: JP19990226344 19990810
Priority number(s): JP19990226344 19990810

Report a data error here

Abstract of JP2001054020

PROBLEM TO BE SOLVED: To always secure the gradation property of a similar degree in a wide dynamic range at the time of converting an analog signal when an object is image-picked up into a digital signal.

SOLUTION: When a comparator 2 discriminates the output voltage of an analog signal outputted from an area sensor 1 outputting the analog signal whose output voltage is 0 to V_{max} are 0 to $7/8 V_{max}$, the contact point (a) of a switch SW1 is connected, the signal is converted into the digital signal of seven bits from an A/D converter 5 and the digital signal of eight bits is generated in a digital signal generation part 7. When the comparator 2 discriminates that the output voltage of the analog signal outputted from the area sensor 1 is $7/8 V_{max}$ to V_{max} , the contact, point (b) of the switch SW1 is connected, the signal is converted into the digital signal of seven bits from an A/D converter 6 and a digital signal generation part 7 generates the digital signal of eight bits.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2001-54020
(P2001-54020A)

(43) 公開日 平成13年2月23日 (2001.2.23)

(51) Int.Cl. ⁷	識別記号	F I	テームコード* (参考)
H 0 4 N 5/335		H 0 4 N 5/335	P 4 M 1 1 8
H 0 1 L 27/146		H 0 1 L 27/14	A 5 C 0 2 4

審査請求 未請求 請求項の数 5 O L (全 7 頁)

(21) 出願番号 特願平11-226344

(22) 出願日 平成11年8月10日 (1999.8.10)

(71) 出願人 000006079
ミノルタ株式会社
大阪府大阪市中央区安土町二丁目3番13号
大阪国際ビル

(72) 発明者 高田 謙二
大阪市中央区安土町二丁目3番13号 大阪
国際ビル ミノルタ株式会社内

(72) 発明者 石川 隆敏
大阪市中央区安土町二丁目3番13号 大阪
国際ビル ミノルタ株式会社内

(74) 代理人 100085501
弁理士 佐野 静夫



最終頁に続く

(54) 【発明の名称】 固体撮像装置

(57) 【要約】

【課題】 本発明は、被写体を撮像したときのアナログ信号をデジタル信号に変換する際に、広いダイナミックレンジにおいて常に同程度の階調性を確保することができる固体撮像装置を提供することを目的とする。

【解決手段】 出力電圧が0～V_{max}のアナログ信号を出力されるエリアセンサ1から出力されるアナログ信号の出力電圧が0～7/8 V_{max}であるとコンパレータ2で判別されたとき、スイッチSW1の接点aが接続され、A/D変換器5より7ビットのデジタル信号に変換された後、デジタル信号生成部7で8ビットのデジタル信号が生成される。また、エリアセンサ1から出力されるアナログ信号の出力電圧が7/8 V_{max}～V_{max}であるとコンパレータ2で判別されたとき、スイッチSW1の接点bが接続され、A/D変換器6より7ビットのデジタル信号に変換された後、デジタル信号生成部7で8ビットのデジタル信号が生成される。



【特許請求の範囲】

【請求項1】 入射光量に応じた電気信号を発生する感光素子を有し該感光素子より発生する電気信号を対数変換したアナログ信号を送出する光電変換手段と、該光電変換手段から送られる前記アナログ信号をデジタル信号に変換するアナログ／デジタル変換手段とを有する固体撮像装置において、

前記アナログ／デジタル変換手段が、低輝度域を表す前記アナログ信号を前記デジタル信号に変換する分解能よりも高輝度域を表す前記アナログ信号を前記デジタル信号に変換する分解能を高くしたことを特徴とする固体撮像装置。

【請求項2】 前記アナログ／デジタル変換手段が、低輝度域を表すアナログ信号と高輝度域を表すアナログ信号とにそれぞれ対応する少なくとも2つのアナログ／デジタル変換器を含む複数のアナログ／デジタル変換器と、

前記光電変換手段から出力される前記アナログ信号の出力に応じて前記複数のアナログ／デジタル変換器から1つを選択して、選択したアナログ／デジタル変換器に前記アナログ信号を送出する切換手段と、
を有することを特徴とする請求項1に記載の固体撮像装置。

【請求項3】 高輝度域を表すアナログ信号を変換するアナログ／デジタル変換器の出力ビット数が、低輝度域を表すアナログ信号を変換するアナログ／デジタル変換器の出力ビット数よりも大きいことを特徴とする請求項2に記載の固体撮像装置。

【請求項4】 前記複数のアナログ／デジタル変換器の出力ビット数が等しいことを特徴とする請求項2に記載の固体撮像装置。

【請求項5】 前記複数のアナログ／デジタル変換器の出力ビット数が、最終的に固体撮像装置から出力されるデジタル信号のビット数以下であることを特徴とする請求項2～請求項4のいずれかに記載の固体撮像装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、固体撮像装置に関するもので、特に、入射光に対してその出力電圧が対数変換された電気信号を出力する光電変換手段を備えた固体撮像装置に関する。

【0002】

【従来の技術】従来より、フォトダイオードなどの感光素子を有したエリアセンサは、その感光素子に入射された光量に対して、図5(a)のように線形的に変換した信号を出力する。この線形変換を行うエリアセンサ(以下、「リニアセンサ」と呼ぶ。)を用いて、図5(b)のような輝度分布の被写体を撮像したとき、撮像可能領域となるおよそ2桁の輝度範囲(ダイナミックレンジ)以外の範囲の輝度は出力されない。(尚、輝度範囲は、

被写体の輝度分布においてその最小値を L_{min} [cd/m^2]、その最大値を L_{max} [cd/m^2]としたとき、 L_{max}/L_{min} のことをいう。又、撮像可能領域となる輝度範囲のことをダイナミックレンジと呼ぶ。)

【0003】これは、出力レンジとダイナミックレンジが比例関係となって、その出力レンジが狭くなるからである。よって、このようなリニアセンサからの信号を用いたディスプレイなどの出力装置で画像を再現したとき、撮像可能領域外の輝度分布において、低輝度領域では黒ツブレが、高輝度領域では白トビが発生する。このような黒ツブレや白トビを抑えるために、図5(b)に示す輝度分布が変化すると、カメラの絞りやシャッタースピード、又はエリアセンサの出力する電気信号を蓄積する時間(積分時間)を変えることによって、エリアセンサの撮影可能領域を移動させる必要があった。

【0004】それに対して、本出願人は、入射した光量に応じた光電流を発生しうる感光手段と、光電流を入力するMOSトランジスタと、このMOSトランジスタをサブスレッショルド電流が流れうる状態にバイアスするバイアス手段とを備え、光電流を対数変換するようにしたエリアセンサ(以下、「LOGセンサ」と呼ぶ。)を提案した(特開平3-192764号公報参照)。このようなLOGセンサは、図6(a)のように、輝度に対してその出力レベルが自然対数的に比例するために、そのダイナミックレンジが5～6桁と広がる。よって、輝度分布が変化しても、ほとんどの場合、図6(b)の被写体の輝度分布が撮影可能領域内に収まる。

【0005】

【発明が解決しようとする課題】ところで、図7の破線のように、リニアセンサ内の各受光素子の受光量と出力された電気信号をA/D変換器(アナログ／デジタル変換器)でデジタル信号に変換したときの出力との関係が比例関係にあるので、リニアセンサに入射される光量に対してその階調性は一定である。それに対して、図7の実線のように、LOGセンサ内の各受光素子の受光量と出力された電気信号をA/D変換器でデジタル信号に変換したときの出力との関係が対数比例の関係にあるので、LOGセンサに入射される光量に対してその階調性は、入射光量が大きくなるほど、即ち被写体の輝度が高くなるほど階調性が劣る。尚、図7のデジタル信号の出力は8ビット(256階調)のものとする。

【0006】即ち、LOGセンサの場合、低輝度領域でのデジタル信号の出力差 $\Delta AD1$ に対する受光量の差 $\Delta L1$ と、高輝度領域でのデジタル信号の出力差 $\Delta AD2$ に対する受光量の差 $\Delta L2$ とを比較したとき、 $\Delta L1$ が $\Delta L2$ よりも小さくなる。但し、 $\Delta AD1$ と $\Delta AD2$ の値は等しいものとする。そのため、高輝度領域では、低輝度領域に比べて、再生した画像の階調性が劣ることになる。そのため、高輝度領域を再生した画像のコントラストが低輝度領域よりもそのコントラストが劣る。又、

細かくアナログ／デジタル変換することができるように、A／D変換器が出力するデジタル信号のビット数を増やした場合、その変換速度が遅くなる上にコストがかかる。

【0007】このような問題を鑑みて、本発明は、被写体を撮像したときのアナログ信号をデジタル信号に変換する際に、広いダイナミックレンジにおいて常に同程度の階調性を確保することができる固体撮像装置を提供することを目的とする。

【0008】

【課題を解決するための手段】上記の目的を達成するために、本発明の固体撮像装置は、入射光量に応じた電気信号を発生する感光素子を有し該感光素子より発生する電気信号を対数変換したアナログ信号を送出する光電変換手段と、該光電変換手段から送出的る前記アナログ信号をデジタル信号に変換するアナログ／デジタル変換手段とを有する固体撮像装置において、前記アナログ／デジタル変換手段が、低輝度域を表す前記アナログ信号を前記デジタル信号に変換する分解能よりも高輝度域を表す前記アナログ信号を前記デジタル信号に変換する分解能を高くしたことを特徴とする。

【0009】このような固体撮像装置において、前記アナログ／デジタル変換手段に、低輝度域を表すアナログ信号と高輝度域を表すアナログ信号とにそれぞれ対応する少なくとも2つのアナログ／デジタル変換器を含む複数のアナログ／デジタル変換器と、前記光電変換手段から出力される前記アナログ信号の出力に応じて前記複数のアナログ／デジタル変換器から1つを選択して、選択したアナログ／デジタル変換器に前記アナログ信号を送出する切換手段とを設けることで、前記アナログ信号の出力電圧によって、このアナログ信号に対応する輝度を含む領域のアナログ信号をデジタル信号に変換するアナログ／デジタル変換器を前記切換手段で選択して、該切換手段で選択した前記アナログ／デジタル変換器に前記アナログ信号を送出してデジタル信号に変換することができる。

【0010】更に、前記複数のアナログ／デジタル変換器の出力のビット数を、高輝度域の入射光を表す前記アナログ信号を変換するアナログ／デジタル変換器ほど高く設定することによって、階調性再現の精度を高めることができる。

【0011】複数のアナログ／デジタル変換器の出力ビット数を等しくしても良い。この場合、低輝度域を表すアナログ信号に対応するアナログ／デジタル変換器へ入力するアナログ信号の範囲を、高輝度域を表すアナログ信号に対応するアナログ／デジタル変換器へ入力するアナログ信号の範囲よりも粗く分割してデジタル信号に変換すればよい。こうすることにより、同じ型のアナログ／デジタル変換器を用いてアナログ／デジタル変換回路を構成することができるので、構成が簡素化される。

【0012】複数のアナログ／デジタル変換器の出力ビット数を、最終的に固体撮像装置から出力されるデジタル信号のビット数以下としても良い。こうすることにより、安価なアナログ／デジタル変換器のみを用いてアナログ／デジタル変換回路を構成することができる。

【0013】

【発明の実施の形態】＜第1の実施形態＞本発明の第1の実施形態について、図面を参照して説明する。図1は、本実施形態の固体撮像装置の内部構造を示すブロック図である。この固体撮像装置は、対数変換型のエリアセンサ（LOGセンサ）によって撮像を行う固体撮像装置である。

【0014】図1に示す固体撮像装置は、感光素子を有した画素がマトリクス状に配されるとともに外部からの入射光量に対して対数変換された電気信号（以下、「アナログ信号」と呼ぶ。）を発生するエリアセンサ1と、エリアセンサ1から出力されるアナログ信号の出力電圧によってスイッチSW1の接点の切換を行うコンパレータ2と、スイッチSW1を介してエリアセンサ1から出力されるアナログ信号を0～Vのアナログ信号に変換する増幅回路3、4と、増幅回路3、4で増幅されたアナログ信号を7ビットのデジタル信号にそれぞれ変換するA／D変換器5、6と、A／D変換器5、6から送出的る7ビットのデジタル信号より8ビットのデジタル信号を生成するデジタル信号生成部7とを有する。

【0015】又、エリアセンサ1から出力されるアナログ信号の出力電圧を0以上 V_{max} 以下とする。更に、コンパレータ2は、アナログ信号の出力電圧が0以上 $7/8 V_{max}$ 以下（低輝度域）のとき、スイッチSW1の接点aを接続し、アナログ信号の出力電圧が $7/8 V_{max}$ より大きく V_{max} 以下（高輝度域）のとき、スイッチSW1の接点bを接続する。このような構成の固体撮像装置の動作について、以下に説明する。

【0016】（1）アナログ信号の出力電圧 V_a が $0 \leq V_a \leq 7/8 V_{max}$ のとき

まず、エリアセンサ1から出力されるアナログ信号の出力電圧 V_a が $0 \leq V_a \leq 7/8 V_{max}$ のときの動作について説明する。このとき、コンパレータ2によってスイッチSW1の接点aが接続され、エリアセンサ1から出力されるアナログ信号が増幅回路3に送出される。増幅回路3では、アナログ信号の出力電圧 V_a は、 $(8/7) \times (V/V_{max}) \times V_a$ の演算を行うことによって、0～Vの電圧範囲のアナログ信号に変換する。

【0017】A／D変換器5は、増幅回路3から送出的る0～Vのアナログ信号を128個に分割し、電圧値に応じた7ビットのデジタル信号（0000000）～（1111111）に変換してデジタル信号生成部7に送出する。デジタル信号生成部7では、A／D変換器5より送出的る7ビットのデジタル信号に1ビットの信号（0）を付加して8ビットの信号として出力す

る。即ち、A/D変換器5から出力される(0000000)₂~(1111111)₂の7ビットのデジタル信号を、(00000000)₂~(01111111)₂の8ビットのデジタル信号に変換して出力する。

【0018】(2)アナログ信号の出力電圧 $V_{a'}$ が $7/8 V_{max} < V_{a'} \leq V_{max}$ のとき

次に、エリアセンサ1から出力されるアナログ信号の出力電圧 $V_{a'}$ が $7/8 V_{max} < V_{a'} \leq V_{max}$ のときの動作について説明する。このとき、コンパレータ2によってスイッチSW1の接点bが接続され、エリアセンサ1から出力されるアナログ信号が増幅回路4に送出される。増幅回路4では、アナログ信号の出力電圧 $V_{a'}$ は、 $8 \times (V/V_{max}) \times (V_{a'} - 7/8 V_{max})$ の演算を行うことによって、0~Vの電圧範囲のアナログ信号に変換する。

【0019】A/D変換器6は、増幅回路4から送出される0~Vのアナログ信号を128個に分割し、電圧値に応じた7ビットのデジタル信号(0000000)₂~(1111111)₂に変換してデジタル信号生成部7に送出する。デジタル信号生成部7では、A/D変換器6より送出された7ビットのデジタル信号に1ビットの信号(1)₂を付加して8ビットの信号として出力する。即ち、A/D変換器6から出力される(0000000)₂~(1111111)₂の7ビットのデジタル信号を、(10000000)₂~(11111111)₂の8ビットのデジタル信号に変換して出力する。

【0020】このように動作させることによって、図2の実線で表すように、低輝度域となる広い入力電圧範囲を粗く分割し、高輝度域となる狭い入力電圧範囲を細かく分割することができる。よって、本実施形態におけるデジタル変換は、図2の点線で示す従来のA/D変換器のデジタル変換に比べて、図2の破線で示される逆対数変換に近づく。即ち、本実施形態では従来と比べて、アナログ信号を線形変換した後デジタル信号に変換したときの変換動作に近づくことができるので、高輝度域での階調性の劣化を防ぐことができる。

【0021】尚、本実施形態において、2つのA/D変換器とデジタル信号生成部によって8ビットのデジタル信号を生成したが、A/D変換器を予め、アナログ信号の出力電圧が0以上 $7/8 V_{max}$ 以下となるときは0~127の8ビットのデジタル信号を、アナログ信号の出力電圧が $7/8 V_{max}$ より大きく V_{max} 以下となるときは128~255の8ビットのデジタル信号を出力するようなA/D変換器としても良い。

【0022】<第2の実施形態>本発明の第2の実施形態について、図面を参照して説明する。図3は、本実施形態の固体撮像装置の内部構造を示すブロック図である。この固体撮像装置は、対数変換型のエリアセンサ(LOGセンサ)によって撮像を行う固体撮像装置である。尚、第1の実施形態の固体撮像装置(図1)と同一

の目的で使用する部分は、同一の符号を付してその詳細な説明は省略する。

【0023】図3に示す固体撮像装置は、エリアセンサ1と、エリアセンサ1から出力されるアナログ信号の出力電圧によってスイッチSW2の接点の切換を行うコンパレータ2と、スイッチSW2を介してエリアセンサ1から出力されるアナログ信号を0~Vのアナログ信号に変換する増幅回路31、32、33、34、35と、増幅回路31、32、33、34、35で増幅されたアナログ信号をデジタル信号にそれぞれ変換するA/D変換器51、52、53、54、55と、A/D変換器51、52、53、54、55から送出されるデジタル信号より8ビットのデジタル信号を生成するデジタル信号生成部7とを有する。

【0024】又、エリアセンサ1から出力されるアナログ信号の出力電圧を0以上 V_{max} 以下とする。更に、コンパレータ2は、アナログ信号の出力電圧が0以上 $1/2 V_{max}$ 以下のとき、スイッチSW2の接点aを、アナログ信号の出力電圧が $1/2 V_{max}$ より大きく $3/4 V_{max}$ 以下のとき、スイッチSW2の接点bを、アナログ信号の出力電圧が $3/4 V_{max}$ より大きく $7/8 V_{max}$ 以下のとき、スイッチSW2の接点cを、アナログ信号の出力電圧が $7/8 V_{max}$ より大きく $15/16 V_{max}$ 以下のとき、スイッチSW2の接点dを、アナログ信号の出力電圧が $15/16 V_{max}$ より大きく V_{max} 以下のとき、スイッチSW2の接点eを接続する。又、A/D変換器51、52は4ビットのデジタル信号を、A/D変換器53は5ビットのデジタル信号を、A/D変換器54は6ビットのデジタル信号を、A/D変換器55は7ビットのデジタル信号を、それぞれ出力する。このような構成の固体撮像装置の動作について、以下に説明する。

【0025】(1)アナログ信号の出力電圧 V_{1a} が $0 \leq V_{1a} \leq 1/2 V_{max}$ のとき

エリアセンサ1から出力されるアナログ信号の出力電圧 V_{1a} が $0 \leq V_{1a} \leq 1/2 V_{max}$ のときの動作について説明する。このとき、コンパレータ2によってスイッチSW2の接点aが接続され、エリアセンサ1から出力されるアナログ信号が増幅回路31に送出される。増幅回路31では、アナログ信号の出力電圧 V_{1a} は、 $2 \times (V/V_{max}) \times V_{1a}$ の演算を行うことによって、0~Vの電圧範囲のアナログ信号に変換する。

【0026】A/D変換器51は、増幅回路31から送出される0~Vのアナログ信号を16個に分割し、電圧値に応じた4ビットのデジタル信号(0000)₂~(1111)₂に変換してデジタル信号生成部7に送出する。デジタル信号生成部7では、A/D変換器51より送出された4ビットのデジタル信号に4ビットの信号(0000)₂を付加して8ビットの信号として出力する。即ち、A/D変換器51から出力される(0000)₂~(1111)₂の4ビットのデジタル信号を、

(00000000)₂～(00001111)₂の8ビットのデジタル信号に変換して出力する。

【0027】(2) アナログ信号の出力電圧 V_{1b} が $1/2 V_{\max} < V_{1b} \leq 3/4 V_{\max}$ のとき

エリアセンサ1から出力されるアナログ信号の出力電圧 V_{1b} が $1/2 V_{\max} < V_{1b} \leq 3/4 V_{\max}$ のときの動作について説明する。このとき、コンパレータ2によってスイッチSW2の接点bが接続され、エリアセンサ1から出力されるアナログ信号が増幅回路32に送出される。増幅回路32では、アナログ信号の出力電圧 V_{1b} は、 $4 \times (V/V_{\max}) \times (V_{1b} - 1/2 V_{\max})$ の演算を行うことによって、0～Vの電圧範囲のアナログ信号に変換する。

【0028】A/D変換器52は、増幅回路32から送出される0～Vのアナログ信号を16個に分割し、電圧値に応じた4ビットのデジタル信号(0000)₂～(1111)₂に変換してデジタル信号生成部7に送出する。デジタル信号生成部7では、A/D変換器52より送出された4ビットのデジタル信号に4ビットの信号(0001)₂を付加して8ビットの信号として出力する。即ち、A/D変換器52から出力される(0000)₂～(1111)₂の4ビットのデジタル信号を、(00010000)₂～(00011111)₂の8ビットのデジタル信号に変換して出力する。

【0029】(3) アナログ信号の出力電圧 V_{1c} が $3/4 V_{\max} < V_{1c} \leq 7/8 V_{\max}$ のとき

エリアセンサ1から出力されるアナログ信号の出力電圧 V_{1c} が $3/4 V_{\max} < V_{1c} \leq 7/8 V_{\max}$ のときの動作について説明する。このとき、コンパレータ2によってスイッチSW2の接点cが接続され、エリアセンサ1から出力されるアナログ信号が増幅回路33に送出される。増幅回路33では、アナログ信号の出力電圧 V_{1c} は、 $8 \times (V/V_{\max}) \times (V_{1c} - 3/4 V_{\max})$ の演算を行うことによって、0～Vの電圧範囲のアナログ信号に変換する。

【0030】A/D変換器53は、増幅回路33から送出される0～Vのアナログ信号を32個に分割し、電圧値に応じた5ビットのデジタル信号(00000)₂～(11111)₂に変換してデジタル信号生成部7に送出する。デジタル信号生成部7では、A/D変換器53より送出された5ビットのデジタル信号に3ビットの信号(001)₂を付加して8ビットの信号として出力する。即ち、A/D変換器53から出力される(00000)₂～(11111)₂の5ビットのデジタル信号を、(00100000)₂～(00111111)₂の8ビットのデジタル信号に変換して出力する。

【0031】(4) アナログ信号の出力電圧 V_{1d} が $7/8 V_{\max} < V_{1d} \leq 15/16 V_{\max}$ のとき

エリアセンサ1から出力されるアナログ信号の出力電圧 V_{1d} が $7/8 V_{\max} < V_{1d} \leq 15/16 V_{\max}$ のとき

の動作について説明する。このとき、コンパレータ2によってスイッチSW2の接点dが接続され、エリアセンサ1から出力されるアナログ信号が増幅回路34に送出される。増幅回路34では、アナログ信号の出力電圧 V_{1d} は、 $16 \times (V/V_{\max}) \times (V_{1d} - 7/8 V_{\max})$ の演算を行うことによって、0～Vの電圧範囲のアナログ信号に変換する。

【0032】A/D変換器54は、増幅回路34から送出される0～Vのアナログ信号を64個に分割し、電圧値に応じた6ビットのデジタル信号(000000)₂～(111111)₂に変換してデジタル信号生成部7に送出する。デジタル信号生成部7では、A/D変換器54より送出された6ビットのデジタル信号に2ビットの信号(01)₂を付加して8ビットの信号として出力する。即ち、A/D変換器54から出力される(000000)₂～(111111)₂の6ビットのデジタル信号を、(01000000)₂～(01111111)₂の8ビットのデジタル信号に変換して出力する。

【0033】(5) アナログ信号の出力電圧 V_{1e} が $5/16 V_{\max} < V_{1e} \leq V_{\max}$ のとき

エリアセンサ1から出力されるアナログ信号の出力電圧 V_{1e} が $5/16 V_{\max} < V_{1e} \leq V_{\max}$ のときの動作について説明する。このとき、コンパレータ2によってスイッチSW2の接点eが接続され、エリアセンサ1から出力されるアナログ信号が増幅回路35に送出される。増幅回路35では、アナログ信号の出力電圧 V_{1e} は、 $16 \times (V/V_{\max}) \times (V_{1e} - 5/16 V_{\max})$ の演算を行うことによって、0～Vの電圧範囲のアナログ信号に変換する。

【0034】A/D変換器55は、増幅回路35から送出される0～Vのアナログ信号を128個に分割し、電圧値に応じた7ビットのデジタル信号(0000000)₂～(1111111)₂に変換してデジタル信号生成部7に送出する。デジタル信号生成部7では、A/D変換器55より送出された7ビットのデジタル信号に1ビットの信号(1)₂を付加して8ビットの信号として出力する。即ち、A/D変換器55から出力される(0000000)₂～(1111111)₂の7ビットのデジタル信号を、(10000000)₂～(11111111)₂の8ビットのデジタル信号に変換して出力する。

【0035】このように動作させることによって、図4の実線で表すように、高輝度域となるほど狭い入力電圧範囲を細かく分割することができる。よって、本実施形態におけるデジタル変換は、図2の実線で示す第1の実施形態のA/D変換器のデジタル変換に比べて、更に、図2の破線(図4の破線)で示される逆対数変換に近づく。即ち、本実施形態では従来と比べて、アナログ信号を線形変換した後にデジタル信号に変換したときの変換動作に更に近づけることができるので、高輝度域での階

調性の劣化を防ぐことができる。

【0036】尚、第1の実施形態では2つの輝度領域に、第2の実施形態では5つの輝度領域に分けてA/D変換器を割り当てることによって、充分な階調表現ができるようにしたが、この輝度領域の分け方については、これらの実施形態によって限定されるものではない。又、8ビットのデジタル信号としたが、このデジタル信号のビット数についても8ビットに限定されるものではない。

【0037】

【発明の効果】本発明によると、アナログ/デジタル変換手段が、低輝度域のアナログ信号をデジタル信号に変換するための分解能を低くするとともに高輝度域のアナログ信号をデジタル信号に変換するための分解能を高くしたので、低輝度域ではその変化率が大きく高輝度域はその変化率の小さい対数変換されたアナログ信号において、広いダイナミックレンジで常に同程度の階調性が保たれる。よって、この広いダイナミックレンジで表される全ての輝度域において充分な階調表現ができる。

【図面の簡単な説明】

10

*【図1】第1の実施形態の固体撮像装置の内部構造を示すブロック図。

【図2】アナログ信号の出力電圧とデジタル信号のビット値との関係を示すグラフ。

【図3】第2の実施形態の固体撮像装置の内部構造を示すブロック図。

【図4】アナログ信号の出力電圧とデジタル信号のビット値との関係を示すグラフ。

【図5】リニアセンサの特性を示すグラフ。

【図6】LOGセンサの特性を示すグラフ。

【図7】リニアセンサを用いたデジタル信号出力とLOGセンサを用いたデジタル信号出力の関係を示すグラフ。

【符号の説明】

1 エリアセンサ

2 コンパレータ


3, 4, 31~35 増幅回路

5, 6, 51~55 A/D変換器


7 デジタル信号生成部

*20 SW1, SW2 スイッチ


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



フロントページの続き

Fターム(参考) 4M118 AA02 AB01 DD09 FA06
 5C024 AA01 CA15 DA07 FA01 FA11
 HA14 HA18